PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-274500

(43)Date of publication of application: 05.10.2001

(51)Int.CI.

H01S 5/022

G11B 7/125

G11B 7/135

(21)Application number: 2000-088369

(71)Applicant: SHARP CORP

(22)Date of filing:

28.03.2000

(72)Inventor: KOTANI TADASHI

(54) SEMICONDUCTOR LASER DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor laser device in which a substrate for a submount has a capcitance component. SOLUTION: A ceramic substrate 2 is mounted on a lead frame 1. A laser diode chip 4 is mounted on the ceramic substrate 2 via a surface electrode 3. An electrode on the diode chip 4 and the lead frame 1 are connected by an Au wire 5. The ceramic substrate 2 which is sandwiched between | the surface electrode 3 and the lead frame 1 is made to function as a capacitance element which is connected in parallel with the diode chip 4. As a result, it is possible to obtain the semiconductor laser device which is operated stably with reference to a noise without attaching a large-capacitance capacitor externally.



LEGAL STATUS

[Date of request for examination]

26.07.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号 特開2001—274500

(P2001-274500A) (43)公開日 平成13年10月5日(2001.10.5)

(51) Int. Cl.	7	識別記号	FΙ			テーマコート・	(参考)
H01S	5/022		H01S	5/022		5D119	
G11B	7/125		G11B	7/125	Α	5F073	
	7/135			7/135	Z		

審査請求 未請求 請求項の数7 OL (全5頁)


(21)出願番号 特願2000-88369(P2000-88369) (71)出願人 000005049	
(11) [11]	
シャープ株式会社	
(22) 出願日 平成12年3月28日(2000.3.28) 大阪府大阪市阿倍野区長池町22番22	号
(72)発明者 小谷 忠司	
大阪府大阪市阿倍野区長池町22番22	号 シ
ャープ株式会社内	
(74)代理人 100062144	
弁理士 青山 葆 (外1名)	
F ターム(参考) 5D119 AA01 AA06 AA33 FA02 FA	.05
FA33 FA35 FA36 JA04 K/	02
KA41 LB05 LB07	
5F073 BA04 EA15 FA15 FA16 FA	28

(54) 【発明の名称】半導体レーザ装置

(57) 【要約】

【課題】 サブマウント用の基板に容量成分を持たせる。

【解決手段】 リードフレーム1上にセラミック基板2を搭載し、このセラミック基板2上に表面電極3を介してレーザダイオードチップ4を搭載する。そして、レーザダイオードチップ4上の電極とリードフレーム1とをAu線5で接続する。こうして、表面電極3とリードフレーム1とで挟まれたセラミック基板2を、レーザダイオードチップ4と並列に接続された容量素子として機能させることによって、容量の大きなコンデンサを外付けすることなく、ノイズに対して安定動作する半導体レーザ装置を得る。



【特許請求の範囲】

【請求項1】 リードフレーム上に載置されると共に、 強誘電体で構成された基板と、

上記基板の表面に形成された表面電極と、

上記表面電極上に載置されると共に、一方の電極が上記表面電極に電気的に接続された半導体レーザチップを備えたことを特徴とする半導体レーザ装置。

【請求項2】 請求項1に記載の半導体レーザ装置において、

上記半導体レーザチップの他方の電極と上記リードフレ 10 ームとを電気的に接続したことを特徴とする半導体レー ザ装置。

【請求項3】 請求項2に記載の半導体レーザ装置において、

上記基板には所定の傾斜角を有する傾斜面によって表面 に連なる凹部が設けられており、上記表面電極は上記凹 部の底面に形成されていることを特徴とする半導体レー ザ装置。

【請求項4】 請求項3に記載の半導体レーザ装置において、

上記傾斜面の傾斜角は45度であることを特徴とする半 導体レーザ装置。

【請求項5】 請求項3あるいは請求項4に記載の半導体レーザ装置において、

上記傾斜面は、上記半導体レーザチップの発光点を中心 とする円弧状に配置されていることを特徴とする半導体 レーザ装置。

【請求項6】 請求項1乃至請求項5の何れか一つに記載の半導体レーザ装置において、

上記基板はセラミック基板であることを特徴とする半導 30 体レーザ装置。

【請求項7】 請求項1乃至請求項6の何れか一つに記載の半導体レーザ装置において、

上記半導体レーザチップから出射されたレーザ光あるい は上記傾斜面で反射されたレーザ光の光軸上に配置され たホログラムと、

上記ホログラムからの高次光を受光する受光素子を備えたことを特徴とする半導体レーザ装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、主として光ディ スク装置等に用いられる半導体レーザ装置に関する。

[0002]

【従来の技術】従来、半導体レーザ装置において、半導体レーザチップをサブマウントする際には、熱膨張係数や熱伝導率の点からSi基板やSiN基板上にサブマウントが行われている。

[0003]

【発明が解決しようとする課題】しかしながら、上記従来の半導体レーザ装置においては、半導体レーザチップ 50

をSi基板またはSiN基板上にサブマウントが行われているため、この様な材料の基板によって容量の大きなコンデンサを構成することは不可能である。したがって、サブマウント部において上記半導体レーザチップと並列接続された容量成分を設けてノイズに対して安定して動作する半導体レーザ装置を得る場合には、容量の大きなコンデンサを外付けする必要があり、コストがアップし、サブマウント部に大きな容積を取るという問題がある。

【0004】そこで、この発明の目的は、サブマウント 用の基板に大きな容量の容量素子としても機能を持たせ て、ノイズに強い安価な半導体レーザ装置を提供するこ とにある。

[0005]

20

【課題を解決するための手段】上記目的を達成するため、この発明の半導体レーザ装置は、リードフレーム上に載置されると共に、強誘電体で構成された基板と、上記基板の表面に形成された表面電極と、上記表面電極上に載置されると共に、一方の電極が上記表面電極に電気的に接続された半導体レーザチップを備えたことを特徴としている。

【0006】上記構成によれば、リードフレーム上に載置された強誘電体の基板と半導体レーザチップの一方の電極とが表面電極を介して電気的に接続されている。したがって、上記半導体レーザチップの他方の電極と上記リードフレームとを電気的に接続することによって、上記基板を、上記半導体レーザチップと並列に接続された容量素子として機能させることができ、ノイズに対して安定して動作させることができる。

【0007】また、上記発明の半導体レーザ装置は、上 記半導体レーザチップの他方の電極と上記リードフレー ムとを電気的に接続することが望ましい。

【0008】上記構成によれば、上記基板は、上記半導体レーザチップと並列に接続された容量素子として機能する。したがって、ノイズに対して安定して動作することができる。

【0009】また、上記発明の半導体レーザ装置は、上記基板には所定の傾斜角を有する傾斜面によって表面に連なる凹部が設けられており、上記表面電極は上記凹部40の底面に形成されていることが望ましい。

【0010】上記構成によれば、上記セラミック基板の 凹部底面に形成された上記表面電極上に載置された半導体レーザチップから、傾斜面に向って水平方向にレーザ 光が出射される。そうすると、上記レーザ光は、上記傾 斜面によって上方に反射される。したがって、上記レー ザ光との位置合わせが必要な光学系は上記リードフレー ムに対向させて配置すればよく、当該光学系との位置合 わせが容易になる。

【0011】また、上記発明の半導体レーザ装置は、上記傾斜面の傾斜角を45度にすることが望ましい。

')

]

【0012】上記構成によれば、上記半導体レーザチップから水平方向に出射されたレーザ光は、上記傾斜面によって上記平面電極に対して垂直方向に反射される。

【0013】また、上記発明の半導体レーザ装置は、上記傾斜面を、上記半導体レーザチップの発光点を中心とする円弧状に配置することが望ましい。

【0014】上記構成によれば、上記基板上に半導体レーザチップを実装する際に上記半導体レーザチップの発光点の方向や位置がずれても、出射光が上記表面電極に対して上方に出射される。その結果、上記レーザ光の上 10 方への光軸が半導体レーザチップの実装時の位置や方向ずれに対して非常に安定している。したがって、半導体レーザチップの実装が非常に容易になる。

【0015】また、上記発明の半導体レーザ装置は、上記基板をセラミック基板で成すことが望ましい。

【0016】上記構成によれば、上記容量素子として機能させる上記基板をセラミックで構成するので、大きな容量値が得られる。

【0017】また、上記発明の半導体レーザ装置は、上記半導体レーザチップから出射されたレーザ光あるいは 20上記傾斜面で反射されたレーザ光の光軸上に配置されたホログラムと、上記ホログラムからの高次光を受光する受光素子を備えることが望ましい。

【0018】上記構成によれば、上記半導体レーザチップから出射されたレーザ光はホログラムに至る。そして、上記ホログラムから出射されて対象物で反射したレーザ光が再びホログラムに戻ってきた際に、光軸から一定角度曲がった高次光が発生され、その高次光の出力特性が受光素子によって検出されて、対象物の状態が検出される。

[0019]

【発明の実施の形態】以下、この発明を図示の実施の形 態により詳細に説明する。図1は、本実施の形態の半導 体レーザ装置におけるサブマウント構造を示す図であ る。図1において、リードフレーム1上にセラミック基 板2を搭載し、このセラミック基板2上に表面電極3を 介してレーザダイオードチップ4を搭載する。こうし て、レーザダイオード4の下側の電極(図示せず)を表面 電極3に電気的に接続する。一方、レーザダイオードチ ップ4における上側の電極(図示せず)とリードフレーム 40 1をAu(金)線5で接続する。また、表面電極3とリー ドフレーム6とをAu線7で接続する。その場合、強誘 電体であるセラミック基板2は表面電極3とリードフレ ーム1とで挟まれているために容量素子として機能し、 然もレーザダイオードチップ3と並列接続されている。 【0020】このように、上記レーザダイオードチップ 4と並列に容量素子を接続することによって、ノイズに 対して安定して動作する半導体レーザ装置を得ることが できるのである。その場合、レーザダイオードチップ4 が搭載されているセラミック基板2が上記容量素子とし 50 て機能するために、上記サブマウント部に容量の大きなコンデンサを外付けする必要はない。したがって、コンデンサを外付けする場合に比して、コストを低減し、サブマウント部をコンパクトにできる。また、セラミック基板2の熱膨張係数に関しては、レーザダイオードチップ4と表面電極3との中間の値を選定することによって、熱応力での劣化を回避するようにしている。

【0021】上述したように、本実施の形態においては、レーザダイオードチップ4のマウント用基板として、リードフレーム1上に搭載されると共に表面に表面電極3が形成されたセラミック基板2を用いている。そして、この表面電極3とリードフレーム1とで挟まれたセラミック基板2を、レーザダイオードチップ4と並列に接続された容量素子として機能させるように配線している。したがって、ノイズに対して安定して動作させるための容量の大きなコンデンサを外付けする必要がなくなり、コストを低減し、サブマウント部をコンパクトに構成することができるのである。

【0022】図2は、他の実施の形態の半導体レーザ装20 置におけるサブマウント構造を示す断面図である。また、図3は、当該サブマウント構造の平面図である。尚、図2は、図3におけるA-A'矢視断面図である。『0023】図2および図3において、リードフレーム11上にセラミック基板12を搭載している。このセラミック基板12は、一端側の領域12aの厚みは他端側の領域12bの厚みよりも所定厚み分だけ薄くなっている。そして、領域12aと領域12bとの境界部には、45度の傾斜を有する傾斜面13が、上記一端側の領域12a上に表面電極14を介して搭載されたレーザダイオ30一ドチップ15のレーザ発光点15aを中心とする円弧状に形成されている。

【0024】さらに、上記レーザダイオードチップ15における上側の電極(図示せず)とリードフレーム11とをAu線16で接続する。また、レーザチップダイオード15における下側の電極(図示せず)に電気的に接続されている表面電極14とリードフレーム17とをAu線18で接続する。その場合、強誘電体であるセラミック基板12は表面電極14とリードフレーム11とで挟まれているために容量素子として機能し、然もレーザダイオードチップ15と並列接続されている。したがって、ノイズに対して安定して動作することができる。

【0025】また、本実施の形態においては、上記セラミック基板12における一端側の領域12aとこの領域12aよりも一段高い他端側の領域12bとの境界部に、45度の傾斜を有する傾斜面13を形成している。したがって、レーザダイオードチップ15のレーザ発光点15aから図中水平方向に出射されたレーザ光は、セラミック基板12の傾斜面13で反射されて、実装面である表面電極14に対して垂直方向に出射されることになる。したがって、他の光学系との位置あわせを容易に行

うこと可能になる。

【0026】さらに、本実施の形態においては、上記セラミック基板12の傾斜面13を、レーザダイオードチップ15のレーザ発光点15aを中心とする円弧状に形成している。したがって、レーザダイオードチップ15のレーザ発光点15aの向きや位置がずれたとしても、レーザの出射光が上記実装面に対して垂直方向に出射されることになる。

【0027】すなわち、本実施の形態によれば、レーザ の上記垂直方向への光軸が、レーザダイオードチップ1 10 5の実装時における位置や方向のずれに対して非常に安 定した構造にできるため、レーザダイオードチップ15 の実装が非常に容易になる。したがって、図4に示すよ うに、上記構成の半導体レーザ装置とホログラム20お よび受光素子チップ21とを一体化したユニットを構成 することによって、光ピックアップをコンパクトに形成 することができる。図4においては、レーザダイオード チップ15から出射されたレーザ光はセラミック基板1 2の傾斜面13で反射されて垂直方向へ進んでホログラ ム20に至る。そして、ホログラム20から出射されて 20 対象物で反射したレーザ光が再びホログラム20に戻っ てきた際に、垂直方向への光軸から一定角度曲がった高 次光を発生させ、その高次光の出力特性を受光素子チッ プ21によって検出することによって、トラッキングエ ラーや読み出し情報等を含む対象物の状態が検出される のである。

【0028】尚、図2および図3に示す半導体レーザ装置においては、上記傾斜面13の傾斜角を45度に設定しているが、他の角度であっても一向に差し支えない。 【0029】

【発明の効果】以上より明らかなように、この発明の半導体レーザ装置は、強誘電体で成る基板をリードフレーム上に載置し、上記基板の表面の表面電極上に半導体レーザチップを載置し、上記半導体レーザチップの一方の電極を上記表面電極に電気的に接続したので、上記半導体レーザチップの他方の電極と上記リードフレームとを電気的に接続すれば、上記基板を、上記半導体レーザチップと並列に接続された容量素子として機能させることが可能になる。したがって、ノイズに対して安定して動作する半導体レーザ装置を得ることが可能になる。

【0030】その際に、コンデンサを外付けする必要がなく、ノイズに強い半導体レーザ装置を安価に且つ小型に形成することができるのである。

【0031】また、上記発明の半導体レーザ装置は、上記半導体レーザチップの他方の電極と上記リードフレームとを電気的に接続すれば、上記基板を、半導体レーザチップと並列に接続された容量素子として機能させることができる。したがって、コンデンサを外付けすることなく、ノイズに対して安定な半導体レーザ装置を得ることができる。

【0032】また、上記発明の半導体レーザ装置は、上記基板に所定の傾斜角の傾斜面を有する凹部を設け、上記表面電極を上記凹部の底面に形成すれば、上記表面電極上に載置された半導体レーザチップから上記傾斜面に向って水平方向に出射されたレーザ光を上方に向って反射できる。したがって、上記レーザ光との位置合わせが必要な光学系を、上記リードフレームに対向させて配置することができ、当該光学系との位置合わせを容易にできる。

0 【0033】また、上記発明の半導体レーザ装置は、上 記傾斜面における傾斜角を45度にすれば、上記半導体 レーザチップから水平方向に出射されたレーザ光を、上 記半導体レーザチップの実装面に対して垂直方向に反射 できる。

【0034】また、上記発明の半導体レーザ装置は、上記傾斜面を、上記半導体レーザチップの発光点を中心とする円弧状に配置すれば、上記半導体レーザチップの発光点の方向や位置にずれが生じても、レーザ光を上記表面電極に対して上方に出射できる。したがって、上記出射光の光軸を半導体レーザチップの実装時の位置や方向ずれに対して安定させることができ、半導体レーザチップの実装を非常に容易にできる。

【0035】また、上記発明の半導体レーザ装置は、上記基板をセラミック基板で成せば、上記半導体レーザチップと並列に接続された大きな容量値の容量素子を得ることができる。

【0036】また、上記発明の半導体レーザ装置は、上記半導体レーザチップから出射されたレーザ光あるいは上記傾斜面で反射されたレーザ光の光軸上に配置された30 ホログラムと、上記ホログラムからの高次光を受光する受光素子を備えれば、上記ホログラムと受光素子とを一体化したユニットを構成することができ、ノイズに対して安定したコンパクトな光ピックアップを容易に形成することが可能になる。その際に、上記基板に上記傾斜面を設ければ、上記ホログラムとの位置合わせを容易にできる。

【図面の簡単な説明】

【図1】 この発明の半導体レーザ装置におけるサブマウント構造を示す図である。

40 【図2】 図1とは異なる半導体レーザ装置のサブマウント構造を示す断面図である。

【図3】 図2に示すサブマウント構造の平面図である。

【図4】 図2に示す半導体レーザ装置とホログラムおよび受光素子チップとを一体化したユニットの構成図である。

【符号の説明】

- 1,7,11,18…リードフレーム、
- 2,12…セラミック基板、
- 50 3,14…表面電極、

7

4,15…レーザダイオードチップ、

5,7,16,18…Au線、


13…傾斜面、

1 5 a… レーザ発光点、


20…ホログラム、


21…受光素子チップ。

【図2】



【図1】





【図3】

